CPU AMD Zen 4 Ryzen 6000 de 5 nm a partir de noviembre de 2022 [Rumor]

CPU AMD Zen 4 Ryzen 6000 de 5 nm a partir de noviembre de 2022 [Rumor]

AMD lanzará su familia Ryzen de próxima generación con la arquitectura central Zen 4 y el proceso EUV de 5 nm de TSMC nodo en este momento el próximo año. Esta información fue compartida por @ Greymon55 en Twitter y coincide con lo que AMD ha declarado en el pasado. Junto con los procesadores Ryzen 6000, el fabricante de chips también lanzará los chips de servidor de cuarta generación Epyc Genoa y Bergamo en el último trimestre de 2022 y principios de 2023, respectivamente.

Tanto Génova como Bérgamo se basarán en el nodo N5 (EUV de 5 nm) de TSMC. Según AMD, Genoa ofrecerá el doble de eficiencia y un 25% más de rendimiento que los chips Epyc Milan existentes. Además de un nuevo socket (SP5), estamos buscando compatibilidad con memoria DDR5, integración de PCIe Gen 5 más CXL 1.1 también. Génova contará con hasta 128 carriles PCIe Gen 5 en una configuración 1S y 160 en una configuración 2S. Según se informa, el TDP se incrementará a 320W con un cTDP de hasta 400W.

Bergamo, por otro lado, será una línea dedicada a los proveedores de la nube. Aunque aprovechará el mismo ISA (y socket) que Zen 4, los complejos de núcleos se ajustarán (sobre todo el caché) para incluir dieciséis núcleos en un CCD (frente a ocho en Génova). Bergamo contará con hasta 128 núcleos y es claramente un golpe a la aparición de diseños basados ​​en Arm en el sector de la nube (como los de Amazon y Google).

En el lado del cliente, Ryzen 6000 debería aumentar el número de núcleos en todos los ámbitos. Deberíamos ver al menos 18-20 núcleos en Ryzen 9 SKU y 12 en Ryzen 7. Ryzen 5 puede o no aumentar a 8. El subsistema de memoria caché y memoria de la familia Zen 4 es el siguiente:

Tenemos los tamaños de caché L1 y L2 que son de 32 KB y 1 MB, respectivamente. En comparación, Golden Cove tiene una caché L1D de 48 KB y una caché L2 de 1,25 MB. Zen 3 tenía el mismo L1, pero una caché L2 de 512 KB, por lo que estamos buscando un aumento de 2x en el caso de este último. La asociatividad L1 y L2 no se modifica en el asociativo de conjuntos de 8 vías para las memorias caché L1 y L2.

El L1I TLB tiene 64 páginas 4K, el L1D 72 y el L2 con 64 2M / 4M. La caché L1I tiene 64 entradas totalmente asociativas, la L1D 72, la caché L2 con 64 y la L3 con 72. El número de entradas para L12 TLB está vinculado a 512, 3072 para L2D y 512 para L2I. Finalmente, la asociatividad para los tres es 4, 12 y 2, respectivamente. La caché L2D presenta 3072 entradas con asociatividad de 12 vías.

Es probable que la caché L3 permanezca sin cambios, aunque es posible que veamos una caché V apilada en 3D además del clúster L3 normal. Puede leer más sobre Golden Cove de Intel y el núcleo Zen 3 de AMD aquí. La plataforma AM5 estará equipada con DDR5 y PCIe Gen 5, y los refrigeradores AM4 serán compatibles con el enchufe.

Otras lecturas:

CPU AMD Zen 3D (V-Cache) para lanzar en H1 2022, Zen 4 para admitir PCIe Gen 5, compatible con enfriadores AM4 con AM5

Deja un comentario

A %d blogueros les gusta esto: