APU AMD RDNA 4 y Zen 5 Hybrid Core para combinar nodos de proceso de 3 nm y 5 nm [Rumor]

APU AMD RDNA 4 y Zen 5 Hybrid Core para combinar nodos de proceso de 3 nm y 5 nm [Rumor]

APU AMD RDNA 4 y Zen 5 Hybrid Core para combinar nodos de proceso de 3 nm y 5 nm [Rumor]

Según una fuente de buena reputación (Greymon, Twitter) en los procesadores de AMD, el fabricante de chips utilizará un mezcla de 5nm y 3nm muere para sus próximas CPU y GPU de próxima generación. El filtrador afirma que la serie Radeon RX 8000 (RDNA 4) utilizará un diseño de chiplet con algunos de los troqueles fabricados en 3 nm de vanguardia de TSMC y el resto en el nodo de 5 nm. Los GCD (compute dies) probablemente aprovecharán el proceso de 3 nm mientras que la E / S muere, y tal vez la memoria caché use el relativamente proceso anterior.

Es probable que RDNA 4 sea un diseño MCM (chiplet) completo con varios troqueles alimentando las GPU, todas basadas en la misma microarquitectura pero con diferentes nodos de proceso. Deberíamos ver troqueles heterogéneos separados para cómputo, E / S y caché L3 en el mismo sustrato, posiblemente apilados en 3D uno sobre el otro. RDNA 3, por otro lado, contará con un diseño de chiplet solo para las GPU de gama alta y sin una matriz de E / S separada. Deberíamos ver dos o más procesadores y un puente activo que los conecta con la caché L3.

En cuanto a APU de núcleo híbrido Zen 5, estamos viendo matrices de cómputo de 3nm con Zen 4D (núcleos de eficiencia) y Zen 5 CCD (núcleos de rendimiento), con el primero probablemente apilado en 3D sobre el segundo. La matriz de E / S se instalará en el nodo de 5 nm, en comparación con los 7 nm de Raphael / Genoa. Strix Point será el primer procesador híbrido de AMD, una respuesta directa a Alder Lake y Raptor Lake, con poderosos gráficos integrados y empaquetado 3D avanzado.

El enfoque de AMD para las CPU de núcleo híbrido debería ser ligeramente diferente al de Intel. Es posible que veamos una caché L4 actuando como la caché de último nivel para ambos clústeres centrales. El software y el controlador de memoria no “verán” la LLC y, por lo tanto, no requerirá ningún tipo de optimización por parte de los desarrolladores. Generalmente, no debería requerir ningún hardware de coherencia, pero eso puede cambiar dependiendo de cómo AMD decida implementarlo. Por supuesto, esto requerirá un tamaño de matriz adicional, pero al considerar las tecnologías de empaquetado modernas, podría apilarse por encima de las matrices de cómputo normales. Strix Point está programado para lanzarse en algún momento a fines de 2024 / principios de 2025.

0 0 votes
Puntuación de la entrada
Subscribe
Notify of
0 Comentarios
Inline Feedbacks
View all comments
A %d blogueros les gusta esto: