AMD Radeon RX 7900 XT (Navi 31) puede presentar 4-8 matrices de caché infinita de 128 MB como interconexiones de matrices de gráficos [Rumor]

AMD Radeon RX 7900 XT (Navi 31) puede presentar 4-8 matrices de caché infinita de 128 MB como interconexiones de matrices de gráficos [Rumor]

Los rumores sobre las GPU RDNA 3 de próxima generación de AMD han estado circulando como una plaga mucho antes del período de lanzamiento. Como tal, antes de comenzar, asegúrese de tomar esto con un grano de sal. Según una publicación compartida por 3DCenter en Twitter, el La GPU Navi 31 contará con hasta 8 matrices de caché como interconexión puente entre las dos matrices gráficas. Esto significa que la Radeon RX 7900 XT puede tener un caché L3 total de hasta 400-800 MB, lo que francamente suena loco. Esa cantidad de caché por sí sola costaría tanto como una tarjeta gráfica de alta gama.

Fuente: 3DCenter en Twitter

Esta caché no solo actuaría como la caché de último nivel para la GPU, sino también como la interconexión entre las dos matrices de cómputo., tenencia copioso cantidades de datos para reducir la penalización de latencia, al igual que Game Cache en las CPU Ryzen. En mi opinión, esa cantidad de memoria caché parece muy poco probable. 256 MB de caché L3 son más razonables, o incluso 400-500 MB si planea vender una GPU de este tipo por $ 1,500 a $ 2,000, pero 800 MB está muy fuera de discusión.

De cualquier manera, vale la pena señalar que la matriz Navi 31 aún no se ha grabado. Se espera que Navi 33 esté finalizado y grabado muy pronto. Por lo general, los productos de gama alta son los primeros en finalizar, seguidos de sus derivados de gama baja. Si se planea Navi 31 después de Navi 33, sin duda sería un movimiento muy extraño.

Esta imagen tiene un atributo alt vacío;  su nombre de archivo es amd-navi-31.pngMaqueta de Navi 31 (Vía: @Olrak)

Rumor más antiguo: Con Navi 31, cada Graphics Die (GCD) presenta tres Shader Engines que se componen de dos Shader Arrays cada uno. A su vez, cada Shader Array incluye cinco WGP que contienen ocho unidades SIMD (frente a cuatro en RDNA 2). Los dos troqueles están conectados por una interconexión puente emparejada con 512 MB de caché L3 “Infinity”. Según la fuente, los GCD se instalarán en el nodo de 5 nm (N5) de TSMC, mientras que el MCD se instalará en el nodo más antiguo de 6 nm (N6). Cada muere debería vienen con un bus de 128 bits (dividido en ocho controladores), lo que da como resultado un ancho de bus total de 256 bits y el mismo ancho de banda externo de 448 GB / s que el RX 6800 XT / 6900XT. Leer más aquí.

0 0 votes
Puntuación de la entrada
Subscribe
Notify of
0 Comentarios
Inline Feedbacks
View all comments
A %d blogueros les gusta esto: