AMD prepara CPU de servidor Zen 4c de 400 W con 128 núcleos/256 subprocesos para 2023, 256 núcleos/512 núcleos Zen 5 “Turín” en el cuarto trimestre de 2023 [Report]

AMD prepara CPU de servidor Zen 4c de 400 W con 128 núcleos/256 subprocesos para 2023, 256 núcleos/512 núcleos Zen 5 “Turín” en el cuarto trimestre de 2023 [Report]

AMD está duplicando sus esfuerzos en el segmento de servidores con tres lanzamientos de productos planificados para los próximos tres trimestres. Tom de MLID ha hecho un video detallado sobre esto. Ya sabemos sobre el Línea Genoa con tecnología Zen 4 que tendrá hasta 96 núcleos en 12 CCD en el último trimestre de 2022. A esto le seguirá Bergamo, que es una versión de Génova de bajo consumo y alto número de núcleos. Contará con núcleos Zen 4c, que son una variante reducida de Zen 4 con caché L3 reducido y relojes de impulso más bajos.

Bergamo vendrá con CCD de 16 núcleos con 16 MB de caché L3 para un total de 128 núcleos y 256 subprocesos. A diferencia del diseño de bajo consumo de Intel, se admitirá SMT. AVX-512, por otro lado, se limitará en gran medida a Génova. Él TDP se acercará a la marca de 400W, un fuerte aumento sobre el techo de 280 W de Milán. Bérgamo está programada para una lanzamiento a principios de 2023. Ambas arquitecturas de servidor contarán con SDCI (inyección inteligente de caché de datos) en la matriz de E/S para mejorar los accesos de caché desde dispositivos de almacenamiento externos. SDXI (Interfaz inteligente de aceleración de datos) será otra adición a la matriz de E/S para reducir la sobrecarga en los núcleos de la CPU al hacerse cargo de las operaciones de copiar/mover entre dispositivos.

Tendremos que esperar un poco más de un año para la próxima iteración de la arquitectura Zen. Según Tom, Se espera Zen 5 para el cuarto trimestre de 2023 con Turín. Estas CPU Epyc incluirán hasta 256 núcleos (256 subprocesos) junto con múltiples chips aceleradores como CDNA, Xilinx FPGA, caché, etc. El motor DMA se actualizará y el el mayor número de núcleos impulsará el TDP a 600 W. Podemos esperar fácilmente variantes de HBM que, junto con la tecnología 3D V-Cache recientemente presentada, ofrezcan ganancias de rendimiento monumentales en ciertas cargas de trabajo. En general, el futuro de la computación estará regido por diseños heterogéneos con diseños de empaquetado avanzados en lugar de nodos de proceso.

A %d blogueros les gusta esto: