AMD Instinct MI200 presuntamente contará con 224 unidades de cómputo en 2x dados de cómputo en el proceso de 5nm de TSMC

AMD Instinct MI200 presuntamente contará con 224 unidades de cómputo en 2x dados de cómputo en el proceso de 5nm de TSMC

AMD Instinct MI200 presuntamente contará con 224 unidades de cómputo en 2x dados de cómputo en el proceso de 5nm de TSMC

Según se informa, el acelerador de centro de datos Instinct MI200 basado en chips de AMD contará con dos matrices de cómputo con un total de 224 unidades de cómputo. Cada una de las matrices de cómputo en el chip con nombre en código “Aldebaran” contará con 128 unidades de cómputo en 8 motores de sombreado, pero 16 de ellos estarán deshabilitados para mejorar los rendimientos (uno en cada SE). Esto significa que un total de 32 unidades de cómputo se deshabilitarán en los dos troqueles, lo que dará como resultado un recuento de 224 u.m. (en comparación con 256).

Además, se especula que el MI200 se basará en el proceso EUV de 5 nm de TSMC, lo que lo convertirá en el primer producto de AMD y de otros fabricantes en aprovechar el nodo avanzado. Hasta ahora, solo los SoC M1 y A14 de Apple se han fabricado en el nodo de 5 nm de TSMC a nivel comercial.

Esto sigue siendo pura especulación, ya que el MI100 utiliza el proceso N7 y migrarlo a N5 requerirá un poco de trabajo adicional y, al mismo tiempo, encarecerá el SKU. Sin embargo, teniendo en cuenta la velocidad a la que ha progresado la producción de N5 de TSMC, no es completamente inimaginable.

Fuente

Rate this post
0 0 votes
Puntuación de la entrada
Subscribe
Notify of
0 Comentarios
Inline Feedbacks
View all comments
A %d blogueros les gusta esto: